|
課程名稱 |
積體電路設計
Integrated Circuit Design |
|
開課學期 |
104-2 |
|
授課對象 |
電機資訊學院 電機工程學系 |
|
授課教師 |
盧奕璋 |
|
課號 |
EE3020 |
|
課程識別碼 |
901 40500 |
|
班次 |
|
|
學分 |
3 |
|
全/半年 |
半年 |
|
必/選修 |
選修 |
|
上課時間 |
星期四2,3,4(9:10~12:10) |
|
上課地點 |
電二145 |
|
備註 |
總人數上限：80人 |
|
Ceiba 課程網頁 |
http://ceiba.ntu.edu.tw/1042ICD |
|
課程簡介影片 |
|
|
核心能力關聯 |
核心能力與課程規劃關聯圖 |
|
課程大綱
|
|
為確保您我的權利,請尊重智慧財產權及不得非法影印
|
|
課程概述 |
1. Fabrication
2. Layouts
3. Devices
4. Speed
5. Power
6. Wires
7. Scaling, Reliability, Variability
8. Gates
9. Sequencing
10. Verilog-HDL
11. Datapath
12. Memory
13. Test
14. Methodology
15. Clock/power Distribution |
|
課程目標 |
數位積體電路設計之理論基礎與工具使用 |
|
課程要求 |
預修課程
1. 電子學 (I)
2. 交換電路與邏輯設計
|
|
預期每週課後學習時數 |
|
|
Office Hours |
|
|
指定閱讀 |
教科書： N. Weste and D. Harris, Integrated Circuit Design, 4th Ed., Pearson, 2011. |
|
參考書目 |
|
|
評量方式
(僅供參考) |
|
No. |
項目 |
百分比 |
說明 |
|
1. |
Midterm |
35% |
|
2. |
Final |
35% |
|
3. |
Homework |
30% |
|
|
|
週次 |
日期 |
單元主題 |
|
第1週 |
2/25 |
Fabrication/Layout |
|
第2週 |
3/03 |
Devices |
|
第3週 |
3/10 |
Speed |
|
第4週 |
3/17 |
Speed |
|
第5週 |
3/24 |
Speed/Power |
|
第6週 |
3/31 |
Wires/Scaling |
|
第7週 |
4/07 |
Gates |
|
第8週 |
4/14 |
Sequencing |
|
第9週 |
4/21 |
Midterm |
|
第10週 |
4/28 |
Verilog-HDL |
|
第11週 |
5/05 |
Adders |
|
第12週 |
5/12 |
Adders (續用上週投影片) |
|
第13週 |
5/19 |
Datapath Logics/Multiplier |
|
第14週 |
5/26 |
Multiplier/Memory |
|
第15週 |
6/02 |
Memory |
|
第16週 |
6/09 |
Holiday |
|
第17週 |
6/16 |
Test/Misc. |
|
第18週 |
6/23 |
Final Exam |
|